Перечислите основные способы повышения быстродействия сумматоров

Формулы (15.13) показывают, что переносы из каждого разряда можно выразить непосредственно через функции генерации g_i и распространения переноса p_i, определяемые только значениями слагаемых независимо от их положения в разрядной сетке, и перенос c₀ в младший разряд.

Можно показать также, что . Действительно:

Следовательно, одновременно (параллельно) с формированием сигналов переноса по сформированным значениям функций g_i и p_i можно формировать частичные суммы s_i (но небольшая задержка должна быть, чтобы успели вы­работаться сигналы переноса).

Структурная схема рассмотренного сумматора с параллельным пораз­рядным переносом приведена на рис. 15.10. Блок генерации и распространения совместно с блоком переноса образуют схему (блок) ускоренного переноса (сокращенно СУП или БУП).

Для реализации этого сумматора в базисе И-НЕ необходимо преобразовать уравнения (15.12) следующим образом:

Поступая аналогичным образом, получим:

В уравнениях (15.14). (15.17) множители, стоящие после знака (конъ­юнкции), присутствуют только в том случае, если c₀=1.

Схема четырехразрядного параллельного сумматора, построенная в соот­ветствии с уравнениями (15.14) . (15.17), приведена на рис.15.11. На этом рисунке пунктирными линиями обведены участки, которые не используются при c₀ = 0. Из рисунка видно, что быстродействие параллельного сумматора с парал­лельным переносом равно времени задержки трех схем И-НЕ, формирующих сигнал переноса, плюс время задержки ПОС. В зависимости от типа одно­разрядного сумматора время суммирования при параллельном переносе сос­тавляет t_сум = (5-6) t_зд.ла..

С ростом разрядности сумматора увеличивается число входов конъ-юнкторов, используемых для формирования переносов в старшие разряды. Поэтому сумматоры с параллельным переносом реализуют лишь для малого числа разрядов (обычно для четырех). Однако принцип параллельного переноса используется в широко распространенных сумматорах с групповой структурой.

Источник

Повышение быстродействия параллельных сумматоров.

Для обеспечения высокого быстродействия параллельные сумматоры должны строиться на элементах, обладающих высоким быстродействием.

Трудности в достижении высокого быстродействия сумматора, построенного по схеме на рис. 9.64, связаны с тем, что процесс распространения переносов в нем имеет последовательный характер. Импульс переноса в каждом разряде формируется после того, как будет сформирован и передан импульс переноса из предыдущего разряда. В наиболее неблагоприятном случае возникший в младшем разряде перенос может последовательно вызывать переносы во всех остальных разрядах. При этом время передачи переносов ,где — задержка распространения переноса в одном разряде.

Уменьшение достигается следующими приемами.

1. При построении схем одноразрядных сумматоров стремятся к уменьшению числа элементов в цепи между входом, на который поступает импульс переноса , и выходом, на котором формируется передаваемый в следующий разряд импульс переноса . Этот принцип реализован в схеме сумматора на рис. 9.62, в которой цепь от к содержит один логический элемент И-ИЛИ-НЕ.

2. В цепях от к применяют элементы с повышенным быстродействием.

3. Схемы сумматоров следует строить таким образом, чтобы сигналы с выхода каждого логического элемента в цепи от p_i к p_i+i поступали на возможно меньшее число других логических элементов, так как присоединение каждого дополнительного элемента к той или иной точке цепи переносов, как правило, приводит к увеличению паразитной емкости, удлинению фронтов сигналов и, следовательно, к увеличению задержки распространения сигнала и снижению быстродействия сумматора.

4. Применяют устройства формирования переносов в параллельной форме. В показанном на рис. 9.65 сумматоре с помощью устройства, называемого блоком ускоренного переноса, производится формирование переносов в параллельной форме, т. е. одновременно для всех разрядов. Переносы из этого блока поступают во все разрядные сумматоры одновременно. При этом разрядные сумматоры не содержат цепей формирования переносов, они формируют только сумму s, и величины и , для .получения которых переносы не требуются. Эти величины и необходимы для формирования переносов в блоке ускоренного переноса, они определяют следующие ситуации: означает, что в i-м разряде перенос в следующий (i+1)-й разряд необходимо формировать независимо от поступления в данный разряд переноса из предыдущего разряда; означает, что в i-м разряде перенос должен формироваться только при условии поступления переноса из предыдущего разряда.

Рассмотрим принцип построения блока ускоренного переноса. Перенос во второй разряд должен формироваться при условии или при условии и наличии переноса на входе , т.е. . После преобразований получим

Аналогичные выражения можно построить для переносов в другие разряды:

;

На рис. 9.66,а и б показаны схема блока ускоренного переноса и его условное обозначение.

Входящие в выражения величины , формируются одновременно во всех разрядных сумматорах, одновременно поступают на входы блока ускоренного переноса и, следовательно, в этом блоке одновременно формируются переносы, подаваемые в разрядные сумматоры. После поступления переносов из блока ускоренного переноса в разрядных сумматорах формируются суммы .

Формирование инверсных значений и и суммы в разом сумматоре может быть выполнено с использованием следующих логических выражений:

; ;

Схема разрядного сумматора, построенного в соответствии с этими выражениями, показана на рис. 9.66,в.

Десятичные сумматоры

Для построения многоразрядных двоичных сумматоров, как было показано выше, необходимы одноразрядные двоичные сумматоры строятся с использованием одноразрядных десятичных сумматоров. Последние выполняют операцию суммирования .десятичных цифр , и переноса , поступающих в разряд, и формируют на выходах десятичную цифру суммы и перенос для передачи в следующий десятичный разряд.

При использовании десятичной системы счисления цифры разрядов десятичного числа представляются в некоторой двоичной форме (см. § 3.2). В связи с этим одна из особенностей одноразрядных десятичных сумматоров связана с тем, что суммируемые Десятичные цифры и представляются многоразрядными двоичными числами (переносы независимо от используемой системы счисления могут иметь лишь значения 0 либо 1). Рассмотрим построение одноразрядного сумматора десятичных цифр, представляемых в коде 8421.

Сумматор для кода 8421.

В работе сумматора этого типа имеются особенности в формировании переноса и суммы, отличающие его от работы двоичного сумматора.

Правила сложения в десятичной системе счисления с использованием кода 8421 рассмотрены в § 3.3. Построенная в соответствии с этими правилами схема одноразрядного десятичного сумматора (рис. 9.67) включает в себя четырехразрядный двоичный сумматор(1), схему формирования переноса в следующий десятичный разряд (2) и схему коррекции суммы (3). Последняя представляет собой трехразрядный сумматор, в котором при производится прибавление единицы в разрядах нескорректированной суммы с весовыми коэффициентами 2 и 4.

Операция суммирования в случае, когда слагаемые (одно либо оба) имеют отрицательные значения, может производиться с представлением таких слагаемых в обратном коде.

Схема формирования обратного кода.

В десятичной системе счисления обратный код образуется путем преобразования каждой цифры числа в дополнение до 9. В табл. 9.35 приведены для десятичных цифр 0, 1,…, 9 прямые коды и соответствующие им обратные.

Из сопоставления приведенных в таблице значений и соответствующих им нетрудно заключить, что .

Таблица 9.35
Десятичная ячейка	Прямой код 8421	Обратный код

Логические выражения для и можно получить из карт Вейча (табл. 9.36):

; .

На рис. 3,68 приведена схема, формирующая обратный код по полученным выше логическим выражениям,

Таблица 9.36

АЦП и ЦАП

2.2.6. Принцип аналого-цифрового преобразования информации.

В большинстве случаев получаемый непосредственно от источника информации сигнал оказывается представленным в форме непрерывно меняющегося по своему значению напряжения либо тока (рис. 10.69). Таков, в частности, характер электрического сигнала, соответствующего телефонным, телевизионным и другим видам сообщения. Для передачи таких сообщений по линии связи или для их обработки (например, при отфильтровании помех) могут быть использованы две формы: аналоговая или цифровая. Аналоговая форма предусматривает оперирование со всеми значениями сигнала, цифровая форма с отдельными его значениями, представленными в форме кодовых комбинаций.

Преобразование сигналов из аналоговой формы в цифровую выполняется в устройстве, называемом аналого-цифровым преобразователем (АЦП).

В преобразователе сигналов из аналоговой формы в цифровую можно выделить следующие процессы: дискретизацию, квантование, кодирование. Рассмотрим сущность этих процессов. При этом для определенности в последующем изложении будем считать, что преобразование в цифровую форму осуществляется над сигналом, представленным в форме меняющегося во времени напряжения.

Дискретизация непрерывных сигналов.

Процесс дискретизации заключается в том, что из непрерывного во времени сигнала выбираются отдельные его значения, соответствующие моментам времени, следующим через определенный временной интервал Т (на рис. 10.69 моменты ). Интервал Т называется тактовым интервалом времени, а моменты времени в которые берутся отсчеты, — тактовыми моментами времени.

Дискретные значения сигнала следует отсчитывать с таким малым тактовым интервалом Т, чтобы по ним можно было бы восстановить сигнал в аналоговой форме с требуемой точностью.14.1.2. Квантование и кодирование. Сущность этих операций заключается в следующем. Создается сетка так называемых уровней квантования (рис. 10.70), сдвинутых друг относительно друга на •величину Д, называемую шагом квантования. Каждому уровню квантования можно приписать порядковый номер (0, 1, 2, 3 и т.д.). Далее, полученные в результате дискретизации значения исходного аналогового напряжения заменяются ближайшими к ним уровнями квантования. Так, на диаграмме рис. 10.70 значение напряжения в момент заменяется ближайшим к нему уровнем квантования с номером 3, в тактовый момент значение напряжения ближе к уровню 6 и заменяется этим уровнем и т. д.

Описанный процесс носит название операции квантования, смысл которого состоит в округлении значений аналогового напряжения, выбранных в тактовые моменты времени. Как и всякое округление, процесс квантования приводит к погрешности (к ошибкам квантования) в представлении дискретных значений напряжения, создавая так называемый шум квантования. При проектировании АЦП стремятся снизить шум квантования до такого уровня, при котором он еще обеспечивает требуемую точность представления сигнала. Подробнее шум квантования будет рассмотрен далее.

Следующая операция, выполняемая при аналого-цифровом преобразовании сигналов, — кодирование. Смысл ее состоит в следующем. Округление значения напряжения, осуществляемое при операции квантования, позволяет эти значения представлять числами — номерами соответствующих уровней квантования. Для диаграммы, представленной на рис. 10.70, образуется последовательность чисел: 3, 6, 7, 4, 1, 2 и т.д. Далее, получаемая таким образом последовательность чисел представляется двоичным кодом.

Вернемся к искажениям, связанным с процессом квантования, названным шумом квантования. При телефонной связи шум квантования воспринимается ухом человека действительно в виде шума, сопровождающего речь.

Так как в процессе квантования значение напряжения в каждый тактовый момент времени округляется до ближайшего уровня квантования, ошибка в представлении значений напряжения оказывается в пределах .

Следовательно, чем больше шаг квантования , тем больше ошибки квантования . Считая, что в указанных пределах любые значения равновероятны, можно получить выражение среднеквадратичного значения ошибки квантования .

Уменьшение шума квантования достигается только уменьшением шага квантования . Так как — промежуток между соседними уровнями квантования, то с уменьшением , очевидно, должно возрасти число уровней квантования в заданном диапазоне значений напряжения. Пусть — ширина диапазона изменений напряжения. Тогда требуемое число уровней квантова.ния . Обычно и.

Отсюда видно, что уменьшение шума квантования путем уменьшения приводит к увеличению числа уровней квантования N. Это увеличивает число разрядов при представлении номеров уровней квантования двоичными кодами.

При организации телефонной связи номера уровней квантования обычно выражают семи-восьмиразрядными двоичными числами, а число уровней квантования оказывается равным .

Наряду с рассмотренными выше погрешностями — погрешностями квантования — при аналого-цифровом преобразовании возникают погрешности аппаратурные, связанные с неточностью работы отдельных узлов АЦП. Эти погрешности будут выявляться далее при рассмотрении различных схемных построений АЦП.

Источник