Каскадный способ наращивания мультиплексоров

Наращивание мультиплексоров

ИМС мультиплексоров имеют ограниченное число информационных входов (каналов передачи информации). Если необходимое число каналов превышает возможности одной ИМС, мультиплексоры наращивают в систему. В этом отношении мультиплексоры принципиально не отличаются от дешифраторов. Каскадирование ИМС мультиплексоров, как и дешифраторов, возможно по пирамидальной схеме и путём последовательного соединения их разрешаемых входов через внешние логические элементы или непосредственно друг с другом. Адресные входы наращиваемых мультиплексоров делятся, как и в случае наращивания дешифраторов, на старшие (СРА) и младшие (МРА) разряды адреса. СРА выбирают кристаллы (ИМС) адресуемого мультиплексора. Младшие разряды, поступая на адресные входы всех мультиплексоров, выбирают только один, соответствующий

канал передачи информации выбранного СРА кристалла, так как функционирование остальных кристаллов запрещено (табл. 3.6.).

Выходы каскадируемых мультиплексоров объединяются следующим образом: неинвертирующие выходы через логические элементы ИЛИ; инвертирующие выходы через ЛЭ И – НЕ, которые реализуют функцию ИЛИ в отрицательной логике; выходы с третьим высокоимпедансным состоянием или открытым коллектором

объединяются согласно правилам монтажной логики. Рассмотрим несколько примеров каскадирования ТТЛ – мультиплексоров. На рис. 3.6 представлена пирамидальная схема мультиплексора 64→1, в которой двоичный код МРА подается параллельно на адресные входы всех мультиплексоров DD2…DD9. Однако с выходом Y соединяется лишь один соответствующий вход мультиплексора, выбранного кодом СРА через дешифратор DD1.

Рис. 3.6. Мультиплексор 64→1 с стробирующим входом DD1 – K5554D4; DD2…DD9 – K555KП7; DD10 – K555ЛА2

рассмотренной схемы возможна

стробирующих входов Е.

мультиплексоров без входов стробирования возможно по

пирамидальной схеме, представленной на рис. 3.7. Двоичный код, поданный на МРА ( A 0 , A 1, A 2 ) мультиплексоров DD1…DD8, соединяет соответствующие входы с их выходами ( Y0 …Y1 ). Однако с выходом Y будет соединён лишь один из них, десятичный номер которого есть эквивалент двоичного кода, поданного на СРА

( A 3 , A 4 , A 5 ) мультиплексора DD9.

Рис. 3.7. Мультиплексор 64→1 (без входов стробирования) DD1…DD9 – 155KП5

Схема мультиплексора 16→1 (рис. 3.8) иллюстрирует другой способ наращивания мультиплексоров путём последовательного

соединения входов стробирования через инвертор. Двоичный код,

подаваемый на адресные входы

A 0 …A 3 , определяет, какой из

входов 0…15 будет соединён через логический элемент И-НЕ с выходом Y.

Рис. 3.8. Мультиплексор 16→1 на ИМС DD1,DD2 – K555KП7; DD3 – K555ЛА3

Наращивание КМОП – мультиплексоров можно проводить аналогично рассмотренным выше схемам (рис. 3.6…3.8). Однако при этом следует учитывать некоторые особенности их схемотехники. Так, дешифратор К564ИД1 имеет выходной сигнал с активным уровнем, равным лог. “1”, а ИМС КМОП – мультиплексоров функционируют при стробирующем сигнале, равном уровню лог. “0” (Е=0). Следовательно, при каскадировании КМОП – мультиплексоров по схеме рис 3.6 выходы дешифратора следует соединять с соответствующими входами стробирования мультиплексоров через инверторы, и их выходы по правилам монтажной логики (рис 3.9).

Адресные входы также разделены на МРА ( A 0 , A 1, A 2 ) и СРА ( A 3 , A 4 , A 5 ) и выбирают соответственно каналы передачи информации и кристалл, в котором этот канал открывается. Стробирующий вход при Е=0 разрешает работу дешифратора DD1 в пределах табл. 3.6. При Е=1, при любых комбинациях СРА, на

информационных выходах 0…7 дешифратора устанавливаются

уровни лог. “0”, а на выходах инверторов уровни лог. “1”, поэтому работа всех ИМС DD4…DD11 запрещена, все каналы, передающие информацию, закрыты.

Рис. 3.9. Мультиплексор 64:1 со стробирующим входом

DD1 – K564ИD1, DD2,DD3 K564ЛН2; DD4…DD11 K564КП2

Если в этой схеме (рис. 3.9) заменить ИМС 564КП2 на

К564КП1, то получим двойной 32канальный мультиплексор (рис.

Если необходимо построить один мультиплексор на двойных мультиплексорах на большее число входов, то можно использовать схему, приведённую на рис 3.11.

На рис. 3.12 приведен пример построения мультиплексора

8→1 на ИМС К564КП1. В этой схеме по сравнению с рисунком 3.11

вторая ступень мультиплексирования выполнена на двунаправленном ключе К564КТ3.

Рис. 3.10. Мультиплексор 2 × (32→1) DD1 – K564ИD1, DD2,DD3 K564ЛН2; DD4…DD11 K564КП1

При наращивании КМОП – мультиплексоров возможно,

аналогично рис. 3.8, последовательное соединение их входов

стробирования. На рис. 3.13 приведена схема двойного шестнадцатиканального мультиплексора, построенного по этому принципу.

Рис. 3.11. Мультиплексор 16→1 DD1, DD2, DD3 K564КП1

Рис. 3.12. Мультиплексор 8→1 DD1 K564КП1, DD2 K564ПН2, DD3 K564КТ3

Рис. 3.13. Мультиплексор 2× (8→1) DD1, DD2 K564КП1, DD3 K564ЛН2

Рассмотренные выше схемы наращивания КМОП –

мультиплексоров сохраняют все их свойства и могут передавать как

цифровую, так и аналоговую информацию в двух направлениях: от входа к выходу и от выхода к входу, то есть их можно использовать как мультиплексоры – демультиплексоры.

Материал взят из книги Цифровые интегральные микросхемы (Асмолов Г.И.)

Источник

2.2.1.1.3.1 Способы наращивания мультиплексоров (Материалы по всему курсу схемотехники (необработанное))

Описание файла

Файл «2.2.1.1.3.1 Способы наращивания мультиплексоров» внутри архива находится в папке «2 Цепи дискретного действия». Документ из архива «Материалы по всему курсу схемотехники (необработанное)», который расположен в категории «разное». Всё это находится в предмете «электронные цепи и микросхемотехника» из шестого семестра, которые можно найти в файловом архиве МЭИ (ТУ). Не смотря на прямую связь этого архива с МЭИ (ТУ), его также можно найти и в других разделах. Архив можно найти в разделе «остальное», в предмете «электронные цепи и микросхемотехника» в общих файлах.

Онлайн просмотр документа «2.2.1.1.3.1 Способы наращивания мультиплексоров»

Текст из документа «2.2.1.1.3.1 Способы наращивания мультиплексоров»

Способы наращивания мультиплексоров.

Почти у всех микросхем мультиплексоров есть входы Е разрешения. Эти входы Е разрешения могут использоватся как дополнительные адресные входы. Можно объединить два мультиплексора, получив тем самым мультиплексор с удвоеным числом входов.

На рис.10.9. приведен пример как из двух мультиплексоров 4–1 можно собрать мультиплексор 8–1.

Рис.10.9. Пример объединения двух мультиплексоров с целью получения мультиплексора с удвоенным числом входов

Когда удваивание числа входов мультиплексора недостаточно, при­меняют так называемое пирамидальное или каскадное соединение мульти­плексоров, показанное на рис 10.10. Обычно применяют два, реже три и более каскадов.

Младшие разряды адресного кода подаются параллельно на все ад­ресные входы первого каскада, а старшие разряды адресного кода пода­ются на второй каскад или, если они есть, то и на последующие каскады мультиплексора.

На рис 10.10. из четырех мультиплексоров с четырьмя входами дан­ных (4 – 1) собрана первая ступень а всего из пяти таких мультиплексоров собран мультиплексор с шестнадцатью входами (16 – 1).

Источник

Каскадное соединение мультиплексоров

Рассмотрим пример. Необходимо синтезировать схему мультиплексора, обеспечивающего выбор «1 из 16» на базе мультиплексоров «1 из 4».

Для выбора одного информационного входа из шестнадцати ( 16=2 4 ) необходимы 4 входные линии адреса: А3, А2, А1 и А0 (рис. 6.3). Четыре базовых мультиплексора обеспечивают выбор в зависимости от кода, поданного на А1 и А0, соответственно: первый — одного из сигналов D0, D1, D2 или D3, второй — из сигналов D4, D5, D6 или D7, третий — из сигналов D8, D9, D10 или D11, четвертый — из сигналов D12, D13, D14 или D15. Пятый мультиплексор обеспечивает выбор одного из этих ранее выбранных сигналов в зависимости от кода, подаваемого на А3 и А2. Например, при подаче А3А2А1А0=1110₂= 14₁₀ на адресные входы первых четырех мультиплексоров будет поступать двоичный код А1А0=10₂=2₁₀. Поэтому первая часть каскада будет выбирать входные информационные линии D₂, D₆, D₁₀, D₁₄. Они подключены соответственно ко входам D0, D1, D2 и D3 пятого мультиплексора. Поскольку на его адресные линии приходит код А3А2=11₂=3₁₀, на выход каскада будет передаваться информация с выхода D3 пятого выходного мультиплексора, то есть информация с входной информационной линии D14, что соответствует принципу работы мультиплексора.

увеличить изображение
Рис. 6.3.Каскадное включение мульти-плексоров «1 из 16» на базе «1 из 4»

Схему каскада той же разрядности можно реализовать на базе мультиплексоров с большей разрядностью, например, «1 из 8» (рис. 6.4). Для наглядности на рис. 6.4 указан тот же пример подачи информации на входы каскада: А3А2А1А0=1110₂= 14₁₀.

увеличить изображение
Рис. 6.4.Каскадное включение мультиплексоров «1 из 16» на базе «1 из 8»

Закономерность построения каскада мультиплексоров аналогична каскадированию дешифраторов. Но построение начинается со входной (а не выходной, как у дешифраторов) очереди каскада. На адресные линии всех мультиплексоров этой очереди подключается соответствующее разрядности базового мультиплексора количество линий адреса. Принципиальное отличие каскада мультиплексоров состоит в том, что все входящие в него мультиплексоры работают одновременно (разрешающий сигнал Е подается на все мультиплексоры сразу).

На рис. 6.3 и 6.4 показаны схемы с одной очередью. При малой разрядности базового мультиплексора количество очередей увеличивается — рис. 6.5. А на рис. 6.6 показана схема каскада мультиплексоров на 16 входов на базе «1 из 8», в которой адресные линии А1 и А2 (и, соответственно информационные линии D2-D7 ) выходного мультиплексора ( MS2.1 ) не используются в данной схеме, они остаются в резерве (на рис. 6.6 они заземлены, а в общем случае они могут быть подключены к другой схеме). В данной схеме показано состояние линий адреса и данных, соответствующее заданию: на линии адреса состояние 11₁₀=1011₂, а на информационных линиях D15. D0 состояние 6₁₀= 0000000000000110₂. Данная схема осуществляет передачу на выход данных с входной линии D11=0.

увеличить изображение
Рис. 6.5.Каскад мультиплексоров на 16 входов на базе «1 из 2»

увеличить изображение
Рис. 6.6.Каскад мультиплексоров на 16 входов на базе «1 из 8»

При синтезе каскада мультиплексоров рекомендуется придерживаться следующей последовательности действий:

1. Нарисовать базовый мультиплексор.
2. Определить количество мультиплексоров в первой части каскада (общее количество информационных входов схемы разделить на количество входов данных базового мультиплексора) и нарисовать входную часть каскада.
3. Нарисовать входную адресную шину каскада нужной разрядности (из расчета N=2 n , где N — количество информационных входов схемы, n — количество необходимых входных линий адреса).
4. Соединить входные адресные линии мультиплексоров первой очереди и младшие разряды входной адресной шины.
5. Определить количество мультиплексоров в следующей очереди каскада, равное количеству мультиплексоров предыдущей очереди, деленное на количество информационных линий одного мультиплексора.
6. Подключить мультиплексоры следующей очереди к следующим разрядам шины адреса и т.д. до тех пор, пока на выходе каскада не останется одна информационная линия.
7. Объединить разрешающие сигналы всех мультиплексоров.

Источник