Что такое потенциальный способ представления логических переменных

Сравнение основных параметров БЛЭ

Лекция №3

Базовые логические элементы

1. Способы представления логических переменных электрическими сигналами

2. Логические элементы на базе биполярных транзисторных структур

3. Логические элементы на базе МОП транзисторов

4. Основные параметры БЛЭ

5.Сравнение основных параметров БЛЭ

Способы представления логических переменных электрическими сигналами

1.1 Потенциальный способ кодирования »0» и »1».

Понятие о положительной и отрицательной логиках.

1.4. Импульсный способ кодирования »0» и »1» (в виде импульсов, перепадов напряжения). Параллельный и последовательный способы передачи данных

Логические элементы на базе биполярных транзисторных структур

Логический элемент 4И-НЕ типа ТТЛ

Рисунок 2 – Логический элемент 4И-НЕ типа ТТЛ

Логический элемент 4И-НЕ типа ТТЛШ

Рисунок 3 – Логический элемент 4И-НЕ типа ТТЛШ

Тип	ТТЛ	ТТЛ	ТТЛШ	ТТЛШ	ТТЛШ
Серия	К155	К134	К1530	К555	К1533
P ср потр,мВт	≤20,0	≤2,0	≤35	≤4	≤4
τзд,нс	≤19,0	≤80,0	≤5,0	≤20,0	≤20

Эмиттерно-связанная логика (ЭСЛ элементы)

Вх2	Вх1	Вых1/ ИЛИ-НЕ	Вых2/ ИЛИ
1 (-0,9)	0 (-1,7)

P_потр = 25 – 30 мВт, τ_зд= 0,5 – 3 нс (серия 1500).

Рисунок 4 – Логический элемент типа ЭСЛ с выходами ИЛИ-НЕ/ ИЛИ

4.4 Интегрально-инжекционная логика (И 2 Л)

4.4.1 Принцип действия И 2 Л

U1

U2

Iб3

Iб4

Iвых

Uвых

Рисунок 5 – Логический элемент ИЛИ-НЕ типа И 2 Л

4.4.2 Элемент ИЛИ-НЕ /ИЛИ на основе И 2 Л

Вх1

Вх0

Вых1

Вых2

Рисунок 6 – Логический элемент ИЛИ-НЕ/ИЛИ типа И 2 Л

Особенности выходных каскадов

Схема с открытым коллектором

Рисунок 8 – Схема с открытым коллектором

Схема с тремя состояниями ( Z — состоянием)

Рисунок 9 – Схема с тремя состояниями

Логические элементы на базе МОП — транзисторов

Рисунок 2 – Логические элементы ИЛИ-НЕ (а) и И-НЕ (б) на МОП-транзисторах n-типа

P_потр = 0,1 – 1,5 мВт, τ_зд= 1 – 100 нс

Рисунок 3 – Логические элементы И-НЕ (а) и ИЛИ-НЕ (б) на КМОП-транзисторах

P стат _потр = 100 мВт, P динам _потр = 1 — 5 мВт, τ_зд= 10 – 100 нс

Основные параметры и свойства БЛЭ

Совместимость входных и выходных уровней сигналов

Для надежной работы и выполнения заданных логических функций диапазон уровней выходных сигналов БЛЭ для лог.1 и лог.0 (заштрихованная область) должен находиться в диапазоне уровней входных сигналов БЛЭ для лог.1 и лог.0 в случае температурных изменений или технологических разбросов уровней в процессе производства.

4.2 Нагрузочная способность:

· Коэффициент объединения по входу К_об = 2 – 8;

· Коэффициент разветвления по выходу К_разв = 4 – 10.

Для мощных цифровых усилителей К_разв = 20 – 30.

Передаточная характеристика.

.

Формирующее свойство (свойство квантования сигнала).

Статическая помехоустойчивость.

Динамическая помехоустойчивость

Временные параметры

4.7 Потребляемая мощность Р_потр.

4.8 энергия переключения Э_пркл = t_ср. ×Р_потр

4.9 Технологический разброс электрических и конструкционных параметров.

4.10 Условия эксплуатации, характеризуемые последовательностью дестабилизирующих факторов: диапазон рабочих температур, допустимое изменение напряжений питания, допустимые механические воздействия.

Сравнение основных параметров БЛЭ

5.1 Элементы типа ТТЛ, ЭСЛ, И 2 Л, n-МОП и p-МОП, К-МОП: преимущества и недостатки.

Источник

4. Способы физического представления логических переменных.

Для этой цели в электронных логических схемах используются электрические сигналы. Различают потенциальный и импульсный способы представления логических переменных.

При потенциальном способе двум значениям переменной а (0 и 1) ставятся в соответствие два значения потенциала:

и

которые могут быть как положительными, так и отрицательными(рис. 3)

Логика называется положительной (в дальнейшем мы будем рассматривать только такую логику), если высокий и низкий потенциалы отображают соответственно и(рис. 3(а)), если же потенциалыE « и E ` отображают соответственно и(рис. 3(б)), то логика называется отрицательной.

При импульсном способе представления двум значениям (1 и 0) ставиться в соответствие появление или непоявление импульса e (рис. 4) в определённые моменты, фиксируемые тактовыми импульсами.

Тактовые импульсы вырабатываются стабилизированным по частоте генератором с частотой , и они подаются на один из входов логического элемента.

5. Синтез комбинационных цепей.

Цифровым узлом комбинационного типа называют логическое устройство, выходные сигналы которого зависят только от сигналов, поданных на его входы в данный момент времени. В комбинационных схемах (КС) элементы памяти отсутствуют, так что сигналы, действующие на входы (КС), не сохраняются. Поэтому КС применяются для ограниченного числа операций и используются в основном в качестве шифраторов, дешифраторов, преобразователей кода и схем контроля.

Синтез КС включает следующие этапы:

Составление таблицы Функционирования.

Запись логической функции и её минимизация.

Составление функциональной схемы по минимизированному выражению.

Разработка принципиальной схемы с учётом выбранной серии интегральных схем.

Рассмотрим несколько простейших КС.

Пороговая ячейка находит применение в устройствах автоматического контроля состояния нескольких объектов. Сигнал на выходе трехвходовой, например, ячейки будет равен 1 только тогда, когда на её входах (а, в, с) присутствует не менее двух единичных сигналов.

Таблица функционирования (табл.1) имеет три столбца, содержащих восемь различных комбинаций входных сигналов, причем четырем из них соответствует выходной сигнал, равный 1.

Пользуясь таблицей, можно записать логическую функцию, которую должна выполнять синтезирующая цепь. Для этого функция представляется в виде суммы простых конъюнкций, соответствующих тем сторонам таблиц, для которых . При записи конъюнкций следует брать соответствующий аргумент (a, b, c) с инверсией или без инверсии в зависимости от того, чему он равен в данной строке – нулю или единице. Итак, в данном случае:

Упрощая эту функцию известными способами, которые здесь не рассматриваются (смотри, например, /1/), получим:

Если воспользоваться для построения логической цепи элементами “И-НЕ”, имеет смысл преобразовать функцию следующем образом:

Из последнего видно, что для построения пороговой ячейки требуется 3 двухвходовых и 1 трёхвходовый элемент ”И-НЕ” (рис. 5).

Сумматор — это такая логическая цепь, которая вырабатывает сигналы суммы (S_i) и переноса (P_i) при поступлении на ее входы сигналов слагаемых (a_i и b_i) и сигналов переноса с предыдущего разряда (Р_i-1). Сумматор является одним из основных узлов цифровых вычислительных машин.

Напомним, что в двоичной системе исчисления любое целое положительное число N представляется суммой

где коэффициенты а_i, (двоичные цифры) принимают одно из двух значений 0 или 1. Отдельные слагаемые в сумме называются разрядами числа, старшинство разрядов определяется множителем 2 i . При написании числа в двоичной системе применяется сокращенная форма, когда в определённом порядке записываются только двоичные цифры, причем справа располагаются цифры более младших разрядов. Так, например, число

в двоичной системе будет иметь вид N= 1011

Сложение, как, впрочем, и остальные арифметические действия, в двоичной системе выполняются точно также как аналогичные операции с десятичными числами. В качестве примера рассмотрим сложение чисел 11(1011) и 9(1001). В скобках дана запись чисел 11 и 9 в двоичной системе.

Источник

9.5. Представление логических переменных электрическими сигналами

В настоящее время в цифровой технике широко применяется потенциальный способ представления логических переменных и логических функций. Потенциальный способ представления ставит в соответствие логическим 1 и 0 два различных уровня напряжения (см. рис. 9.3). Представление логической 1 высоким уровнем – U 1 , а логического 0 – низким – U 0 называют положительной логикой (рис. 9.3а). Представление логического 0 высоким уровнем – U 0 , а логической 1 – низким – U 1 называют отрицательной логикой (рис. 9.3б). В дальнейшем будем рассматривать цифровые устройства, работающие на потенциальной положительной логике.

Рис. 9.3. Потенциальный способ представления логических переменных и

9.6. Базовые логические элементы. Их классификация,

схемотехника и принцип действия

Особенности построения ЛЭ. В настоящее время по технологическим и потребительским свойствам находит широкое применение элементная база цифровых устройств на биполярных и полевых транзисторах. Транзисторы работают в режиме ключа (открыт, закрыт). При работе в ключевом режиме транзисторы не чувствительны к разбросу параметров, поэтому для схем не нужна настройка, что позволяет автоматизировать изготовление ЛЭ. Во многих схемотехнических решениях ЛЭ ток протекает только в момент переключения из одного в другое состояние, поэтому ЛЭ рассеивают малую мощность, что позволяет располагать много транзисторов в малом объеме, т.е. реализовать миниатюрные ЛЭ. Цифровые электронные схемы выпускаются в виде интегральных схем (ИС). Сложность ИС характеризуется степенью функциональной интеграции: , гдеN_ЛЭ – количество логических элементов И-НЕ или ИЛИ-НЕ, расположенных на одной подложке. ИС выпускаются сериями, которые включают ряд специализированных устройств. Основу каждой серии составляет базовый логический элемент.

На биполярных транзисторах реализуют ИС следующих типов логики: транзисторно-транзисторная логика (ТТЛ), эмиттерно-связная логика (ЭСЛ), интегральная инжекционная логика (И 2 Л). Наряду с ними широко применяются ИС на полевых транзисторах с изолированным затвором, т.н. МОП-структуры (МОП логика), а также на комплементарных полевых транзисторах с каналами р- и n-типа, т.н. КМОП логика (КМОПЛ). На практике широко применяются ИС ТТЛ серии К155 и ИС КМОПЛ серий К176, К561. ИС КМОП логики технологичны в изготовлении, обладают повышенной степенью интеграции.

На рис. 9.4 показана схема базового ЛЭ ТТЛ. Многоэмиттерный транзистор VT1, включенный на входе и который может иметь от двух до восьми входов (эмиттеров), выполняет логическую функцию И. Транзисторы VT2, VT3, VT4 образуют сложный инвертор, выполняющий логическую функцию НЕ. На транзисторе VT2 и резисторах R₂, R₃ собран предварительный фазоинвертирующий усилитель. На транзисторах VT3 и VT4 собран выходной усилитель. Все транзисторы работают в ключевом режиме. При хотя бы одном нулевом входном сигнале транзистор VT1 открыт и находится в режиме насыщения. Напряжение коллектора VT1 в этом случае низкое. Поскольку U_Б2 = U_К1, то транзистор VT2 закрыт и U_К2 = E_П, а U_Э2 = 0. Так как U_Б3 = U_К2, а U_Б4 = U_Э2, то транзистор VT3 открыт, а транзистор VT4 – закрыт и U_ВЫХ = U_К4 = E_П, что соответствует высокому уровню Y = 1. Если на всех входах высокое напряжение (логическая 1), то транзистор VT1 оказывается включенным инверсно (коллектор и эмиттер меняются ролями) и малый ток, протекающий через R₁ и коллекторный переход VT1, создает на них малое падение напряжения. Это в свою очередь обеспечивает напряжение на базе VT2 (U_Б2 > 0,8 В) достаточное для перевода транзистора в режим насыщения. Ток, протекающий в цепи R₂, VT2, R₃, создает низкое напряжение U_Б3 = U_К2 (транзистор VT3 закрыт) и высокое напряжение U_Б4 = U_Э2 (транзистор VT4 насыщен). В режиме насыщения U_ВЫХ = U_К4 составляет порядка 0,4 В, что соответствует низкому уровню Y = 0. Следовательно, рассмотренная схема выполняет функцию И-НЕ. Диод VD4 обеспечивает дополнительное смещение напряжения на эмиттере VT3 для его надежного запирания. Диоды VD1-VD3 – демпферные, защищают входы при переходных процессах в моменты переключений. Включение диодов VD1 — VD4 является типовым приемом интегральной технологии для защиты схем от ложного срабатывания.

Показанная на рис. 9.5а комплементарная пара полевых транзисторов с индуцированными каналами (один p-типа, другой n-типа) образует идеальный переключатель напряжения. Когда на входе действует напряжение высокого уровня, p-канальный транзистор закрыт, а n-канальный открыт. В случае напряжения низкого уровня на входе – транзистор n-типа закрыт, а p-типа открыт, т.е. комплементарная пара выполняет функцию НЕ. Отсутствие сквозного тока обеспечивает малую потребляемую мощность, что является важным достоинством КМОП-логики.

Рис. 9.4. Схема базового ЛЭ ТТЛ

Рис. 9.5. Схема базовых ЛЭ КМОПЛ

Базовые ЛЭ КМОПЛ И-НЕ и ИЛИ-НЕ показаны на рис. 9.5б, 9.5в. ЛЭ И-НЕ образуется последовательным соединением n-канальных транзисторов и параллельным – р-канальных. Если хотя бы на одном входе действует логический 0, то последовательная цепь n-канальных транзисторов разомкнута и на выходе Y = 1. В этом случае, если схема нагружена, то через открытые p-канальные транзисторы и нагрузку будет протекать ток от источника питания. Только при подаче на все входы логической 1 открытые n-канальные транзисторы замкнут выход на корпус, и получим Y =0. Кроме этого закрытые p-канальные транзисторы отключают нагрузку от источника питания. Нетрудно убедиться, что схема с параллельным соединением n-канальных транзисторов и последовательным p-канальных выполняет функцию ИЛИ-НЕ.

ЛЭ характеризуются рядом статических и динамических параметров. К ним относятся напряжение источника питания, уровни напряжений логических 0 и 1, нагрузочная способность, помехоустойчивость, быстродействие, потребляемая мощность. Статические свойства схемы наглядно отражаются ее передаточной характеристикой – зависимостью напряжения на выходе от напряжения на одном из входов (рис. 9.6). Для схемы И-НЕ передаточную характеристику снимают при подаче одинаковых сигналов на входы. В этом случае она выполняет функцию инвертора. Изменяя U_ВХ, измеряют и строят зависимость U_ВЫХ=f(U_ВХ). По точкам, где коэффициент усиления K=U_ВЫХ/U_ВХ=1, определяют минимальное значение уровня логической 1 – и максимальное значение уровня логического 0 –. Абсцисса точки пересечения передаточной характеристики с уровнемсоответствует пороговому напряжению входного сигнала. Абсцисса пересечения передаточной характеристики с уровнемравна пороговому значению входного сигнала. Прина выходе поддерживается уровень логической 1, а при– уровень логического 0.

Рис. 9.6. Передаточная характеристика ЛЭ НЕ

Источник